◎ 公 開 特 許 公 報 (A) 平4-179339

⑤Int. Cl. 5

識別記号 庁内整理番号

④公開 平成4年(1992)6月26日

H 04 L 12/48

7830-5K H 04 L 11/20

Z

審査請求 未請求 請求項の数 2 (全10頁)

公発明の名称 交換機の優先制御方式

②特 願 平2-306049

②出 願 平2(1990)11月14日

野 入 晃. @発 Ш 暢 明 老 荒 也 @発 明 者 北 村 達 彦 @発 阴 者 木 村 膪 志 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

⑦出 願 人 沖電気工業株式会社 の代 理 人 弁理士 鈴木 敏明

明細書

1.発明の名称

交換機の優先制御方式

2.特許請求の範囲

(1) 送信に先立って端末と制御プロセッサとの間で送信に関するビットレートを申告するための 通信を行って該申告値に基づいて送信を行い、送信が行われる端末に応じた優先度を示す情報を含むヘッダを受信したデータに付して該優先度の情報に応じて受信データを分配すると共に該受信データを一時的にバッファメモリに蓄積した後、交換回路へ送出するようになした交換機の優先制御方式において、

前記端末から送信されるデータのビットレート を検出し、該検出値が前記申告値を越えたときに その旨を示す情報を受信データに付するビットレ ート検出回路と、

前記情報が付された受信データ及び非優先データであるとして前記端末により予め指示された受信データに対して、当該データは廃棄可能である

ことを示すための情報を付するヘッダ更新回路と、

前記廃棄可能であることを示す情報とバッファ メモリに蓄積されているデータ量とに基づいて、 当該受信データを前記バッファメモリに蓄積する か否かを判定するための蓄積判定回路とを備え、

該蓄積判定回路が蓄積しないと判定したときに は当該受信データを廃棄するようにしたことを特 徴とする交換機の優先制御方式。

- (2) 前記受信データは固定長のセルであること を特徴とする請求項1記載の交換機の優先制御方 式。
- 3.発明の詳細な説明

[産業上の利用分野]

本発明は、交換機の優先制御方式に係り、特に ビットレートが申告値を越えて且つバッファメモ リの空き領域が比較的少ないときには受信データ を廃棄するようにした交換機の優先制御方式に関 する。

[従来の技術]

一般に、データ伝送に適した交換方式としては、

國線交換方式の他にデータを一時的にバッファメ モリに蓄積するようになした蓄積交換方式が知ら れている。この蓄積交換方式を実行する装置とし てはパケット交換機がある。また、近年、広帯域 網のデータ伝送モードとしてセルと呼ばれる固定 長パケットを用いデータを伝送するATM(Async hronous Transfer Mode)が注目されている。こ のATMによるデータ交換を行なうものにATM 交換機などが知られている。パケット交換機とA TM交換機との相違点は、パケット交換機は取り 扱うデータとして可変長のまたは一定長のブロッ クに分割されたメッセージにヘッダを付したパケ ットであり、ATM交換機は上記パケットに替え て固定長のセルをデータとして取り扱う点にある。 そして、交換機としては両者は全く同様に機能す る。

ここで、従来の交換機として特開平1-231 457号に示されるごときパケット交換機を例に とって説明する。第2図に示す如くパケット交換 機は、パケットのスイッチングを行うパケットス

てバケットスイッチ回路40でスイッチングするまでの機能が示されている。スイッチングされたパケットを中継線や他の端末に送出する機能部分は図示されていないが、通常のバケット交換機と同様にこの交換機もそれらの機能を有していることは言うまでもない。

端末インタフェース回路10は端末1に対応してパケット交換回路11を有する。この回路11は各端末1を接続し、端末1から入力されるメッセージを所定のピット数のデータに分割し、各年のサンとに端末番号16(第3図)を付加してパケット14に変換するパケット組み立て機能をチブケット14に変換するパケット組み立がマルチである。パケット変換回路11は複数台がマルチブレクサ13に収容され、マルチブレクサ13に収容され、マルチブレクサ13に収容され、マルチブレクサ13に収容され、マルチブレクサ13にのせるチ重化回路である。

ヘッダ付加回路20は、ハイウエイ15からの パケット14を制御プロセッサ100の制御によ り内部パケット22のフォーマット(第4図)に イッチ回路40を有りし、これには1つまたはれたいとれての路30が収容されている。パケットパッファ回路30は交換医療である。パケットを一方ではし、路40へののはないができたが、パケットをはいる。ののはは、転びである。パケットはは、ないののができたが、ののはは、ないのではは、ないのでである。パケット14にですが、交換機関である。である。では、ないのではないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのではないでは、ないのではないでは、ないのではないではないでは、ないではないではないでは、ないではないではないではないではないではない

ヘッダ付加回路20の入力側には、端末インタフェース回路10が一つまたはそれ以上収容されている。端末インタフェース回路10は、その入り側に複数の端末1が収容され、端末1からの信号の方面にはメッセージをパケットに組み立てるので、制御ブロセッサ100によって制御され、パケット交換機としての様々な機能を実現している。なお、第2図では端末からの信号をパケットとし

変換する回路である。この回路 2 0 は、バッファ 2 1 を有し、これはバケット 1 4 を一時蓄積する メモリである。ヘッダ付加回路 2 0 は、第 2 図に示すようにA および B の 2 つのヘッダ保持メモリ 2 3 および 2 5 を有し、両者のメモリ読み出し出力がバッファ 2 1 のそれと共にマルチプレクサ 2 7 の入力側に収容されている。

は、制御プロセッサ100から行なわれ、これは 呼設定時にその都度行うように構成されるか、また書替えの必要が生じた時に行うように構成される。 呼設定時の都度行うように構成されている場合には、端末1の種別に対応した固定的優先制度 の他に、例えば、トラヒック輻輳制御などの個々 の呼や局情に応じた優先制御を行うこともできる。

制御プロセッサ100は、パケットスイッチ回路40、パケットバッファ回路30およびヘッダ付加回路20などの交換機内部の各回路を制御してパケット交換機能を実現する機能部である。特にこの従来例に関連しては、2つのヘッダ保持メモリ23および25のデータ設定機能がある。

より詳細には、プロセッサ100は例えば、端末1の優先クラス26を決める情報が入力されると、制御線110により優先クラス保持メモリ25の対応するアドレスにその端末1の優先クラス26を設定する。この設定の入力は、予め局側から行なわれる。呼設定の際、プロセッサ100は、発信端末1から受けた呼設定パケットからその呼

るバッファメモリ33が設けられている。ハイウエイ29より入力するパケット22は、優先クラス分配器31によってその優先クラスに従ってバッファメモリ33の各領域A1ーAnは、それぞれ互いに独立してFIFO動作を行う。各領域には選択回路(ABT)35が接続され、選択回路35は、バッファメモリ33の優先クラスの高い領域から先にパケット22をその領域における入力順に従ってハイウエイ37へ読み出す制御を行う。

パケットスイッチ回路40はハイウエイ37から入力するパケット22をそのスイッチングヘッダ27の示す方路に出力するスイッチ回路網である。

次にこの交換機の動作を説明する。まず、特定の端末1の呼設定時に制御プロセッサ100は、一方のヘッダ保持メモリ23の端末1に対応する記憶位置に制御終110を介してその呼の相手先端末番号24および他のスイッチングデータを設

の相手先端末番号24を識別し、バケットスイッチ回路40のスイッチング制御情報を含むスイッチングへッダ27と共にこれを一方のヘッダ保持メモリ23のその発信端末1に対応したアドレスの記憶位置に書き込む。

端末インタフェース回路10のハイウエイ15
からヘッダ付加回路20に入力されるパケット1
4は、パッファ21に一旦警積される。パッファ
21にパケット14が完成すると、パッファ21
はこれを所定のタイミングで出力するが、グダに表するへの次がで出力するが、グダに表すると、パッファ21
はこれを所定の場で出力するが、グダぞれが、グダに要先クラス26を読みだし、マルチプレクサ27に入力する。マルチプレクサ27に記るのパケット22のフォーマットに組み立て、ハイウエイ23よりパケットパッファ回路30へ出力する。

パケットバッファ回路30には、各優先クラス 26の種類に対応する記憶領域A1-Anを有す

定する。例えばこれと共に制御プロセッサ 1 0 0 は、優先クラス保持メモリ 2 5 の端末 1 の記憶位置に制御線 1 2 0 を介してその端末 1 の優先クラス 2 6 を設定する。この後者の設定は、呼設定時に行わなければ、優先クラス保持メモリ 2 5 に以前から蓄積されている優先クラス 2 6 を使用する。

れをパケットスイッチ回路 4 0 へ出力する。パケットスイッチ回路 4 0 では、パケット 2 2 をそのスィッチングヘッダ 2 7 の示す出線へ送出する。

この交換機の特徴のひとつは、例えばある端末 1を取り替えて端末種別の変更が生じた場合、制 御プロセッサ100に端末種別の変更を入力する と、制御プロセッサ100はその端末種別に基づ き端末1の優先クラスを分析し、制御線110よ りヘッダ付加回路20の他方のヘッダ保持メモリ 25の対応アドレスに新たな優先クラスを設定す ることにある。従って、端末の優先クラスの変更 を端末インタフェースの変更によらず、この従来 技術では、制御プロセッサ100に端末1の優先 クラスの変更を入力することによって端末1の優 先クラスを変更することができる。制御ブロセッ サ100に入力された優先クラスの変更は、その ときに他方のヘッダ保持メモリ25に設定される 場合もあり、または、呼設定の都度同保持メモリ 25に設定される場合もある。

また、このように制御プロセッサ100から優

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。 本発明の目的は、申告値を越えるデータが端末から入力された場合に、そのデータの優先度をハード的に更新し、当該データを所定の場合には廃棄する

先クラスを可変的に設定できる特徴は、端末1の変更という端末1の個々の状態に応じた優先クラスの変更だけでなく、例えばトラヒック条件の変化など、局情に応じた個々の端末1ごとのなど、は端末種別に対応した優先クラスの適切なりである種別に対応した場合、特定の種別の端末群にのが非常に集中した場合、特定の種別の端末群にクラス26を変更することによって、トラヒック規制を効果的に行えるものであった。

[発明が解決しようとする課題]

ところで、上述したごとき構成の装置にあっては、呼設定時に端末1とプロセッサ100との間の通信により優先度が決定されると、その呼の通信中は決定した優先度が変更されることがない。これは、パケット交換機が蓄積交換方式であることからデータ流量(ビットレート)の制限がかけられるので、交換機内部のトラヒック制御がさほど難しくなく、また再送も可能である、という点に基づいている。

ことによりもって交換機内の輻輳の回避およびデータ廃棄率の抑制を行うことができる交換機の優 先制御方式を提供することにある。

[課題を解決するための手段]

このような優先制御方式において、前記端末から送信されるデータのピットレートを検出し、 該 検出値が前記申告値を越えたときにその旨を示す 情報を受信データに付するピットレート検出回路 と、前記情報が付された受信データ及び非優先デ ータであるとして前記端末により予め指示された 受信データに対して、当該データは廃棄可能であることを示すための情報を付するへッダ更新回路と、前記廃棄可能であることを示す情報とにに基でッファメモリに蓄積されているデータ量とにに基でして、当該受信データを前記バッファメモリに高を増え、この蓄積判定回路の判定結果に応答してファスを引いたものである。当該ではいいである。当該ではないである。当該ではないである。

[作用]

本発明によれば、以上の様な優先制御方式としたので、ビットレート検出回路は受信データのビットレートがその申告値を越えた場合には受信データにその旨を示す情報を付してマーキングし、ヘッダ更新回路は先にマーキングされた受信データおよび非優先データであるとして端末により予め指示された受信データに対して、当該データは廃棄可能であることを示す情報をヘッダに付して

ータのビットレートを検出してこの検出値が申告値を越えたときにその旨を示す情報を受信データに付する本発明の特長の1つであるビットレート検出回路52と、各検出回路52からのデータを多重化するマルチプレクサ13とにより主に構成されている。

 廃棄可能データとし、蓄積判定回路はこの廃棄可能を示す情報とバッファメモリに蓄積されているデータ量とに基づいてこの受信データを蓄積するか否か判定する。この判定回路が、データ廃棄の判定をしたときは当該受信データをバッファメモリに蓄積することにはそのまま当該データをバッファメモリに蓄積する。

[実施例]

以下に本発明の好適一実施例を添付図面に基づいて詳述する。第1図は本発明に係る交換機としてのATM交換機の構成を示す。まず、本発明に係るATM交換機は、1またはそれ以上の端末末インタフェース回路50を有しており、その入力が接続されている。この端末インタフェース回路50は、上記端末1から送られてきたデータを局内下では局間の伝送に必要な形に変換するためのATMセル経端回路51と、各端末から入力されるデ

めの情報を付する本発明の特長の1つであるヘッダ更新回路70とにより主に構成されている。そして、このヘッダ付加回路60は、先のセルのヘッダを変換すると共にスイッチングに必要な情報を付する機能と、端末からの申告値を越えて入力されたデータ(違反セルで廃棄可能)であるか否かを示す情報をセルヘッダに書き込む機能とを有する。

このヘッダ付加回路60の後段には、ハイバッファイ29を介して1つまたはそれ以上のセルバッファ回路80が収容されている。このセルバッア・回路80は、これに入力されるセルをその優先の記するための優先の記録のである蓄積判を回路81と、本発明の特長の1つである蓄積判を一時的の蓄積する従来例と同様なバッファチへ送出でいる。この蓄積判定回路81より主に構成されている。この蓄積判定回路81より主に構成されている。この蓄積判定回路81は、上記廃棄可能であることを示す情報と

アメモリ82に蓄積されているデータ量とに基づいて、当該受信データとしてのセルをバッファメモリに蓄積するか否かを判定する回路であり、バッファメモリのデータ蓄積量が比較的多いことに起因してこの回路が蓄積しない旨を判定した場合には当該受信データは廃棄される様になっている。

50のピットレート検出回路52に端末1から先 に申告されたビットレートを書き込む。呼の受け 付けにより端末1からデータが送信されるとこの データは、端末インタフェース回路50内のAT Mセル終端回路51にて所定長に分割されると共 に各データ片55の先頭に端末番号56が付され、 周内もしくは局間伝送に必要な第6図に示す如し 形のセルに変換された後、ビットレート検出回路 52へ送られる。このビットレート検出回路52 は、端末から送られてくるデータのビットレート を常にモニターしており、この値が先の申告値を 越えた場合にはそのセルのセルヘッダに違反セル であることをマーキングする。このビットレート の検出方法としては、例えば一定周期毎にクリア ーされるカウンタを用意し、これに端末から固定 長のセルが入力される毎にカウントアップする機 構を設けるようにして、その周期中に申告値を越 えたセルを違反セルとする検出方法が考えられる。 しかしながら、この方法に限定されるものでもな いことは勿論である。この回路で違反セルである

通常の交換機と同様にこの交換機もそれらの機能 を有していることは言うまでもない。

次に、上記実施例の動作について説明する。

まず、端末1がデータを送信する際、それに先 立ってこの端末1と制御プロセッサ200との間 で送信に関するビットレートを申告するための通 信が行なわれる。具体的には、自端末の識別最大 ビットレート、平均ビットレート等を申告するた めの通信が行なわれる。この端末1からの申告内 容に従って、制御プロセッサ200は交換機内ま たはネットワークのリソースの状況に基づいてそ の通信を交換機が容量的に受け付けることができ るか否かを算出し、その結果、リソースに余裕が ある場合には、その端末1からのデータを受け付 けて呼の受け付けとする。他方、リソースに余裕 が無い場合には、呼の受け付けを拒絶する。呼を 受け付ける場合にはその受け付けに先立って、制 御ブロセッサ200は、ヘッダ付加回路60のヘ ッダ保持メモリ61に先の申告に基づいて必要な データを書き込むと共に端末インタフェース回路

とマーキングされたセルも廃棄されることなく後 殴のマルチブレクサ13へ送られて、ここで多重 化された後、ハイウエイ15を介してヘッダ付加 回路60へ送出される。このように違反セルであっても直ちには廃棄しない理由は、後段にてリソ ース(バッファメモリ)に余裕がある場合にはこ の違反セルを廃棄することなく使用することがで きるからである。

報を示す相手先端末番号65と、通信中の端末1 に対応する優先度を示す優先クラス66と、後段 のデータ転送に必要とされる情報を示すスイッチ ングヘッダ68を含んでいる。ここにおける優先 クラスの内容は、通信中の端末の種類により一義 的に決定されるものであり、この端末1との通信 が完了するまで変更されることはない。マルチブ レクサ63からのデータはヘッダ更新回路70に 入力され、ここで所定のセルのヘッダが更新され ることになる。具体的には、このヘッダ更新回路 70は、先の端末インタフェース回路50内のビ ットレート検出回路52にて違反セルであるとマ ーキングされたセルおよび端末自身が非優先セル であるとして送信してきた受信データのセルを検 出すると、そのセルのスイッチングヘッダ67に 含まれる違反セル表示ビット68に当該ビットは 廃棄可能であることを表示し、このヘッダを更新 する。ここで、各セルの優先クラスの内容は何ら 変更されない点に注意されたい。違反セルでない セルは、何らヘッダが更新されることなく出力さ

れるのは勿論である。このヘッダ更新回路70からのセルは、ハイウエイ29を介してセルバッファ回路80に入力される。

このセルバッファ回路80内の優先クラス分配 器31は、これに入力した個々のセルの優先クラ スの内容に応じて各セルを対応するパッファメモ リ82(M1-Mn)に向けて分配する。ここで 優先クラス分配器31とバッファメモリ82との 間には蓄積判定回路81(J1-Jn)がそれぞ れ接続されており、この回路81においては、ス イッチングヘッダの違反セル表示ビットの内容と、 対応するバッファメモリ82中のデータ蓄積量と に基づいて、当該セルをバッファメモリに蓄積す るか否かを判定する。ここでスイッチングヘッダ に違反セル表示ビットを設けた理由は、バッファ メモリ82においてデータ蓄積するか否かを少し でも早く決定することにより、判定に必要な時間 だけデータをバッファリングするためのレジスタ の容量を極力少なくするためである。具体的にそ の制御方法を第5図のフローチャートに基づいて

説明する。各審積判定回路81は、それぞれに接 続されているパッファメモリ82内の蓄積データ 量(セル数)をモニターしており、セルが入力さ れたときに蓄積判定回路は以下の処理を行う。

まず、対応するバッファメモリ82の全容量に相当する分量のセル数(データ)が蓄積(100%)されている場合(S1)には、既にメモリの空領域が無いことから入力したセルを全て廃棄する(S2)。

対応するバッファメモリ82に空き領域がある場合には、既に蓄積されているセル数(データ量)に応じてセルを廃棄する場合と、蓄積する場合とに分かれることになる。すなはち、バッファメモリ82内のセル数がバッファメモリ容量のX%未満の場合には、容量に比較的余裕があることから入力したセルを全てバッファメモリに蓄積する(S3)。これに対して、バッファメモリ82内のセル数がバッファメモリ容量のX%以上の場合には、そのセルが廃棄可能のセルである場合にはメ

モリの空き領域が比較的少ないことからそのセル を廃棄する(S2)。また、廃棄可能のセルでな い場合には、空き領域が比較的少ないけれどもそ のセルをバッファメモリに蓄積する(S3)。一 度パッファメモリに蓄積されたセルは廃棄されな いのは勿論である。また、上記Xの値は任意に設 定することができ、固定値であってもよく、ある いは外部の制御プロセッサから任意に変更できる 様にしても良い。ここで、設定されるXの値を1 (100%)とすれば、従来と同様の動作をする 交換機となることは言うまでもない。各バッファ メモリ82に蓄積されたセルは、従来例と同様に 優先クラスの高い領域からFIFO動作でもって 選択回路84により順次選択されて出力され、ハ イウエイ37を介してATMスイッチ90へ送出 される。

そして、このATMスイッチ90は、セルのスイッチングヘッダの示す送線ヘセルを送出する。 [発明の効果]

以上のように、申告値を越えるビットレートの

データが端末から入力された場合であってセルバッファ回路内のバッファメモリの空き領域が比較的少ない場合には、このセルをバッファメモリに蓄積することなく廃棄することとしたので、対応するバッファメモリに過度にデータが蓄積される状態の発生頻度を抑制することができる。

従って、輻輳を生ぜしめることなく、他の優先 度の低い端末からのデータセル或いは非優先セル がそれに対応するバッファメモリに蓄積されるこ となく廃棄される率即ち廃棄率を可及的に低減す ることができるのみならず、それら非優先セルの 伝送遅延も可及的に低減することができる。


また、ビットレートが申告値よりも高い違反セルや非優先セルであっても、交換機が比較的空いている場合には、これを廃棄することなく相手端末にデータを届けることができ、従って、全体的な交換機使用効率を向上させることができる。
4.図面の簡単な説明

第1図は本発明に係る交換機としてのATM交換機を示す構成図、第2図は従来の交換機として

のパケット交換機を示す構成図、第3図は第2図に示す交換機にで使用されるパケットを示す構成図、第4図は第2図に示す交換機にで使用されるペッダを付加したパケットフォーマットを示すフローチャート、第6図は本発明にで使用するペッダを付加したセルフォーマットを示す構成図である。


1 …端末、50 …端末インタフェース回路、52 …ビットレート検出回路、60 …ヘッダ付加回路、70 …ヘッダ更新回路、80 …セルバッファ回路、81 …蓄積判定回路、82 …バッファメモリ、90 …ATMスイッチ、200 …制御プロセッサ。

出願人 沖電気工業株式会社 代理人 弁理士 鈴木 敏明




本発明に係る交換機の実施例


第1図





従来のパケット交換機 第 2 図



14







t#71-71 第 7 図

PAT-NO: JP404179339A

DOCUMENT-IDENTIFIER: JP 04179339 A

TITLE: PRIORITY CONTROL SYSTEM FOR

EXCHANGE

PUBN-DATE: June 26, 1992

INVENTOR-INFORMATION:

NAME COUNTRY

NOIRI, AKIRA

ARAKAWA, NOBUYA

KITAMURA, TATSUHIKO

KIMURA, HIROSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP02306049

APPL-DATE: November 14, 1990

INT-CL (IPC): H04L012/48

US-CL-CURRENT: 340/FOR.413

ABSTRACT:

PURPOSE: To supress the occurrence of a state where data is excessively accumulated in a corresponding buffer memory by abolishing a cell without accumulation when data on a bit rate

exceeding a report value is inputted from a terminal and the empty area of the buffer memory in a cell buffer circuit is comparatively little.

CONSTITUTION: When the bit rate of reception data exceed the report value, a bit rate detection circuit 52 adds information showing the effect to reception data so as to mark it. A header update circuit 70 sets marked reception data and reception data instructed as nonpriority data to be abolishment possible data by giving information showing abolishment is possible to a header. An accumulation judgement circuit 81 judges whether reception data is to be accumulated or not based on abolishment possible information and a data amount accumulated in the buffer memory 82. When the abolishment of data is judged, reception data is abolished. Thus, the abolishment rate of reception data with other priority is suppressed.

COPYRIGHT: (C) 1992, JPO&Japio